Sisdig Fig 6.14


1. Pendahuluan[Kembali]

Rangkaian pada Gambar 6-14 merupakan implementasi penjumlah dan pengurang biner (adder-subtractor) menggunakan sistem komplemen dua (2’s complement). Rangkaian ini merupakan bagian dari ALU (Arithmetic Logic Unit) yang digunakan dalam sistem digital untuk melakukan operasi aritmatika dasar seperti penjumlahan dan pengurangan.

    Dengan memanfaatkan IC penjumlah paralel seperti 74LS283 serta kombinasi gerbang logika, rangkaian ini mampu melakukan dua operasi berbeda (ADD dan SUB) hanya dengan satu jalur rangkaian. Pemilihan operasi dilakukan melalui sinyal kontrol (ADD/SUB) yang menentukan apakah data akan dijumlahkan langsung atau diubah ke bentuk komplemen dua sebelum dijumlahkan.

    Pemahaman rangkaian ini sangat penting karena menjadi dasar dalam perancangan prosesor, komputer, dan sistem digital lainnya yang membutuhkan operasi aritmatika cepat dan efisien.

2. Tujuan[Kembali]

  • Memahami prinsip kerja rangkaian adder-subtractor dalam sistem digital
  • Memahami penggunaan komplemen dua dalam operasi pengurangan
  • Mampu menganalisis kerja ALU sederhana berbasis IC adder
  • Mampu mensimulasikan rangkaian adder-subtractor di Proteus

    • 3. Alat dan Bahan[Kembali]

  • IC 74LS283 (4-bit Binary Adder)
    Digunakan sebagai inti rangkaian untuk melakukan penjumlahan biner 4-bit secara paralel.


  • Gerbang logika (XOR, AND, OR)
    Digunakan untuk mengontrol proses pengubahan data B menjadi komplemen dua saat operasi SUB dilakukan.



  • Register (Flip-Flop / D Register)
    Digunakan untuk menyimpan data operand A dan hasil output.


  • Switch / DIP Switch
    Digunakan untuk memasukkan nilai biner ke input A dan B secara manual.


  • Logic State (Proteus)
    Memberikan input logika HIGH (1) dan LOW (0).

  • LED (opsional)
    Untuk menampilkan output hasil penjumlahan/pengurangan.


  • Power Supply (+5V dan Ground)
    Untuk mensuplai IC TTL.


    • 4. Dasar Teori[Kembali]

    Dalam sistem digital, pengurangan bilangan biner tidak dilakukan secara langsung, tetapi menggunakan metode komplemen dua (2’s complement). Metode ini mengubah operasi pengurangan menjadi penjumlahan.

    Rumus dasar:

                                A - B = A + (komplemen dua dari B)

    Komplemen dua diperoleh dengan:

    1. Membalik semua bit (komplemen satu)
    2. Menambahkan 1

    Pada rangkaian ini:

    • Saat ADD aktif, data B masuk langsung ke adder
    • Saat SUB aktif, data B diubah menjadi komplemen dua menggunakan gerbang XOR dan penambahan carry-in

    IC 74LS283 melakukan penjumlahan paralel 4-bit:

    • Input: A0–A3, B0–B3, C0
    • Output: S0–S3, C4

    Gerbang XOR berfungsi sebagai controlled inverter:

    • Jika SUB = 0 → B normal
    • Jika SUB = 1 → B dibalik

    Carry-in (C0) juga dikontrol:

    • ADD → C0 = 0
    • SUB → C0 = 1

    Sehingga:

    • ADD: A + B
    • SUB: A + (~B + 1)

    5. Percobaan[Kembali]

     Rangkaian bekerja dengan dua mode operasi, yaitu penjumlahan (ADD) dan pengurangan (SUB), yang dikontrol oleh sinyal ADD/SUB.

    1. Data operand A dan B dimasukkan melalui register
    2. Sinyal kontrol menentukan operasi:
      • Jika ADD = 1 → B masuk langsung ke adder
      • Jika SUB = 1 → B dibalik melalui XOR dan ditambahkan 1 melalui carry-in
    3. IC 74LS283 menjumlahkan A dan B (atau B hasil komplemen)
    4. Output hasil muncul pada S0–S3
    5. Carry-out (C4) menunjukkan adanya kelebihan hasil

    Pada mode SUB:

    • XOR mengubah B menjadi ~B
    • Carry-in menjadi 1
    • Sehingga terjadi operasi A - B

    6. Link Download[Kembali]

    Komentar

    Posting Komentar

    Postingan populer dari blog ini